

一种降低基带芯片功耗的时钟策略及改进方案

程 曾¹, 李同合¹, 马 林², 何有志¹, 郑晓庆³

(1 西安交通大学 电子与信息工程学院微电子学系, 陕西 西安 710049;

2 西安电子科技大学 微电子学院, 陕西 西安 710071;

3 西安交通大学 电子物理与器件教育部重点实验室 电子与信息工程学院, 陕西 西安 710049)

摘 要: 为了更为有效地降低手机基带芯片中 GSM 通讯模块的功耗, 将门控时钟策略和 GSM 通讯模块的特点结合起来, 用硬件电路精确控制 GSM 通讯模块的休眠, 并且对可能遇到提前唤醒的场景提出了改进方法, EDA 软件仿真和 FPGA 验证了该方法可以达到明显的功耗优化效果。

关键词: 低功耗; 时钟策略; GSM 休眠定时器; 基带芯片; 高精度

中图分类号: TN47

文献标识码: A

文章编号: 1000-7180(2012)02-0091-04

Clock Strategy and Its Enhancement for Reducing Baseband Chip's Power Dissipation

CHENG Zeng¹, LI Tong-he¹, MA Lin², HE You-zhi¹, ZHENG Xiao-qing³

(1 Dept. of Microelectronics, School of Electronic and Information Engineering, Xi'an Jiaotong University, Xi'an 710049, China; 2 School of Microelectronics, Xidian University, Xi'an 710071, China;

3 Key Laboratory of Physical Electronics and Devices of the Ministry of Education, School of Electronic and Information Engineering, Xi'an Jiaotong University, Xi'an 710049, China)

Abstract: In order to reduce the power dissipation of GSM module of baseband chips more effectively, this paper combined clock gating and GSM module's feature together, and controlled its power consumption precisely with hardware circuits; and enhancement method was proposed also for pre-wakeup situations. The results of EDA simulation and FPGA verification show that the proposed method can reduce the power dissipation obviously.

Key words: low power; clock strategy; GSM sleep timer; baseband chip; high precise

1 引言

低功耗已经日益成为 IC 设计中的一项重要指标^[1], 尤其是对于依赖于电池工作的移动设备, 由于电池容量的有限, 芯片的功耗将直接影响设备的续航能力。

一般认为 SOC 功耗可以分为以下几个部分: 动态功耗, 短路功耗和静态功耗^[2]; 其中动态功耗可由公式 $P_{\text{dyn}} = C \cdot V_{\text{dd}}^2 \cdot \alpha \cdot f$ 计算, 其中 C 是负载电容, α 是开关因子, f 是工作频率; 动态功耗占到了 SOC 总功耗的将近 80%^[2]。

为了降低 SOC 芯片的功耗, 国内外学者提出了

很多设计方法和措施。门控时钟(Clock Gating)^[3-5]技术可以降低系统动态功耗, 通过切断系统中不需要工作的模块的时钟, 从而避免了多余的 D 触发器的功耗。从时钟树的角度来看, 门控时钟技术可以切断时钟树上暂时不使用的时钟分支, 从而降低了系统中时钟树的负载。手机基带芯片中, 2G/3G 通讯模块占到了总面积的 50% 左右; 实时地关掉 2G/3G 模块的电源或时钟, 对于实现基带芯片的低功耗具有重要意义。GSM 模块在绝大部分时间是处于空闲状态, 典型情况下 GSM 模块每次休眠 553 个 TD-MA (Time Division Multiple Access, 时分多址) 帧, 约 2.55 s; 唤醒后 GSM 模块与基站进行数据同

步和交换,之后继续进入休眠模式.

在 GSM 模块中实现门控时钟的难点在于精确地产生 GSM_clk_en 信号. 根据通讯协议^[6],GSM 模块必须精确地在 TDMA 帧的边界上恰好打开或者关断时钟;如果错过了帧边界(即在某个 TDMA 帧的中间时刻打开了 GSM 模块),由于已经错过了当前 TDMA 帧包头的信息,GSM 模块与基站的同步并不能在当前帧完成,因此必须等到下一个 TDMA 帧边界到来才能与基站开始同步,浪费了功耗和时间.

2 高精度 GSM 休眠定时器

该定时器模块采用基带芯片中的 32 kHz 和 26 MHz 做为基准时钟来完成定时和计数,精确产生 GSM_clk_en 信号;其中 32 kHz 时钟来自晶体振荡器,容易受到诸如环境温度、电压、湿度、电磁等因素的干扰;26 MHz 时钟来自压控振荡器(VCXO),可以得到稳定的基准时钟信号.

2.1 算法描述

GSM 采用 TDMA 技术,一个标准 TDMA 帧长度定义为 120 000 个 26 MHz 的周期值,约为 4.615 ms,是 151.2 倍的 $T_{32\ 768\ \text{Hz}}$. 为了节省功耗开销,应该尽量多地采用 32 kHz 时钟计时,为了满足精度要求又必须用 26 MHz 时钟校准/补偿.

在保证精度和低功耗的前提下,同时考虑到数字电路容易实现以 2 为基数的整数倍乘除法,我们选择 16 帧作为基本校准周期,即(计入了晶振的不稳定性)

$$\begin{aligned} 16 \cdot T_{\text{TDMA}} &= 16 \cdot (151 \cdot (T_{32\ 768\ \text{Hz}} + \Delta) + \\ &\quad 158 \cdot T_{26\ \text{MHz}}) \\ &= 2\ 416 \cdot T_{32\ 768\ \text{Hz}} + n \cdot T_{26\ \text{MHz}} \quad (1) \end{aligned}$$

式中, n 即为要确定的校准值. 为了减小计算误差,本算法中采用多次测量求平均值的方法. 另外需要指出存在 $3 \cdot T_{32\ 768\ \text{Hz}} = 2\ 380 \cdot T_{26\ \text{MHz}}$ 的关系,这样的进位考虑可以进一步的节省功耗.


2.2 算法实现

当 GSM 模块的休眠时间大于 16 个 TDMA 帧的周期时,GSM 模块将以 16 倍 TDMA 帧周期为基本单元进行倒数计,如式(1)所示. 我们在硬件电路上采用两个基准时钟计数器 Ref_26 M_cnt 和 Ref_32 K_cnt 来实现该算法.


Ref_26M_cnt 以 26 MHz 时钟为基准,从 15 000 开始倒数计时;一个 TDMA 帧周期可由该计数器计满 8 次精确获得. Ref_32K_cnt 以 32 kHz 时

钟为基准,从 0 开始正数计时. 当 Ref_32K_cnt 中的值为 2 416 时,Ref_26M_cnt 中的值正好为式(1)的需要确定的校准值 n . 由于是以 16 个 TDMA 帧周期为基本校准周期,因此把 n 除以 16,即得到了需要补偿到每一个 TDMA 帧上面的 26 MHz 时钟的周期数.

本文中采用两个状态机来实现该算法,如图 1 所示. 表 1 中解释了图 1 中相应的状态所代表的意义.



(a) 由 26 MHz 时钟驱动的 state_26 状态机



(b) 由 32 MHz 时钟驱动的 state_32 状态机

图 1 算法实现的状态机

表 1 图三中各状态的意义

状 态	意 义
idle_e	复位后的空闲态
count_ref_26	使能 Ref_26M_cnt 计数器, 计算 26 MHz 时钟所需补偿的周期
count_frame_e	休眠小于 16 帧时, 26 MHz 时钟需补偿的周期
count_frame16_e	休眠不小于 16 帧时, 26 MHz 时钟所需补偿的周期
sleep_div_e	判断需要哪个基准时钟补偿
counter_sleep	休眠计数态, 统计休眠中 32 kHz 时钟已完成的计数;
wait_26	等待补偿态, 等待 26 MHz 时钟补偿完成后再用 32 kHz 时钟对超过 16 个 TDMA 帧进行补偿.

2.3 仿真结果

在 $T_{32\ 768\ \text{Hz}} = 30\ 517.57\ 812\ \text{ns}$, $T_{26\ \text{MHz}} = 38.461\ 538\ 4\ \text{ns}$, $T_{\text{TDMA}} = 4\ 615\ 384\ 615\ 384$, $\text{error} = 0 \times 10^{-6}$ 的参数条件下进行了功能仿真,设置休眠时间为 17 个 TDMA 帧,pre-wakeup 为零(即不提前唤醒)波形如图 2 所示。




图 2 仿真波形

3 算法缺陷

我们在实际使用上述算法和硬件模块时,发现该模块虽然精度可以达到设计指标,但是响应延时比较明显。因为该算法设计中,GSM 模块在接收到唤醒的中断请求之后,必须在当前 TDMA 帧结束后,才能在 TDMA 帧边界这个时间点上唤醒,得到驱动时钟信号。

最坏情况下响应延时为一个 TDMA 帧周期(120 000 个 26 MHz 的周期值,约为 4.615 ms)。

为了改进这个响应延时比较大的缺陷,我们做了一个时间档隙改进方案,可以将该时钟技术的响应速度提高 8 倍。

4 时间档隙改进方案

我们将一个 TDMA 帧进一步细分成八个 Slot(时间档隙),每个 Slot 内都可以接受唤醒中断请求。该 Slot 改进方法用伪代码表示如下:

```


1  for (i = 0; i++; i < sleep_period_TDMA)
    // loop1
2  for (j = 0; j++; j < 8) // loop2
3  slot_flag = 0 // index the slot finished;
4  // judge whether wakeup interrupt occurs;
5  if (wakeup_interrupt = 1)
6  vcxo_enable = 1;
7  else // vcxo keeps disabled;
8  slot_flag = 1 // slot unfinished;
9  end loop2
10 if (i = sleep_period_TDMA - 1) // time
    for wakeup
11 // enable vcxo and GSM module;
12 end loop1

```


Slot_flag 信号用来指示每一次 slot 计时是否结束;只有当前 slot 结束之后才能响应唤醒中断请求。这样不仅使响应速度提高了,而且也相应地提升了该算法的精度。

5 实验结果分析

对添加了时间档隙改进的算法进行了仿真,仿真参数设置仍然为 $T_{32\ 768\ \text{Hz}} = 30\ 517.57\ 812\ \text{ns}$, $T_{26\ \text{MHz}} = 38.461\ 538\ 4\ \text{ns}$, $T_{\text{TDMA}} = 461\ 538\ 461\ 538\ 4$, $\text{error} = 0 \times 10^{-6}$ 。仿真波形如图 3 所示。其中图 3(b)所示为第 18 个 TDMA 帧的局部放大波形。从波形上看出每个 TDMA 帧划分成了八个 slot;以及状态机在最后一个帧附近用 26 MHz 时钟做补偿的状态转移情况。



(a) 改进方案的仿真结果



(b) 第 18 个 TDMA 帧的局部放大波形

图 3 插入时间档隙改进后的仿真波形

由于 327 68 Hz 时钟来自晶振,其相对误差的经验值最大是 $\pm 200 \times 10^{-6}$. 我们对相对误差为 0×10^{-6} 、 $+200 \times 10^{-6}$ 和 -200×10^{-6} 的三种情况分别做了误差仿真和分析,结果如图 4 所示.




图 4 误差仿真结果

该仿真的参数设置如图 4 所示,休眠时间为 553 TDMA 帧(典型值).从仿真结果看,最大误差出现在 32 768 Hz (相对误差 -200×10^{-6}) 时,为 930 911 ps ($=0.93\ \mu\text{s}$),设计要求 $1\ \mu\text{s}$,设计完全符合工程要求.其相对误差范围控制在 $(0.012 \times 10^{-6}, 0.968\ 4 \times 10^{-6})$.

6 结束语

本文将门控时钟技术应用到典型的移动终端基

带芯片中,成功地解决了时钟使能信号的产生难于精度对准 TDMA 帧边界的问题,保证了 GSM 通讯模块在休眠结束后能够立即与基站进行数据同步和交换,不会因为错过 TDMA 帧头的数据而导致等待一个帧周期;另外通过插入时间档隙的方法,有效地提高了该算法的响应速度和精度.该算法全部由硬件完成,有效减少了软件的干预,保证了算法执行的精确性.

参考文献:

- [1] 廖腾. GIF 图像硬件解码的低功耗设计 [J]. 微电子学与计算机, 2009, 26(4): 245-248.
- [2] Dmytro I, Lazorenko, Alexander A C. Low-power issues for SOC [C]// IEEE Tenth International Symposium on Consumer Electronics. St. Petersburg, 2006.
- [3] Kitahara T, Minami F, Ueda T, et al. A clock-gating method for low power LSI Design [C]// Proceedings of the Asia and South Pacific Design Automation Conference. Yokohama, 1998, 307-312.
- [4] 桑红石, 张志, 袁雅婧, 等. 数字集成电路物理设计阶段的低功耗技术 [J]. 微电子学与计算机, 2011, 28(4): 73-76.
- [5] 张永新, 陆生礼, 茆邦琴. 门控时钟的低功耗设计技术 [J]. 微电子学与计算机, 2004, 21(1): 23-26.
- [6] 李灯, 朱琦, 黄磊. IEEE802.16 协议的研究及系统仿真 [J]. 南京邮电学院学报, 2004, 24(3): 29-37.

作者简介:

程 曾 男, (1987-), 硕士研究生. 研究方向为 SOC 低功耗设计与验证.

李同合 男, (1955-), 副教授. 研究方向为集成电路设计和自动测试技术.